研究課題
フォンノイマンボトルネックによるノイマン型計算基盤の性能向上の限界、ムーアの法則の破綻が近づき、ヒトの脳を模した脳型コンピュータはこれまでの計算の「質」を革新する最重要技術の1つとして期待を集めている。しかし、構成素子であるメモリスタの製造不安定に起因する信頼性課題により大規模化、すなわち「量」に重大な課題を抱えており、ノイマン型計算規模を超える目処は立っていない。本研究では、ソフトウェア上で脳型コンピュータの回路構成を模擬したシミュレーションによる確認、CADツールによる回路設計、特性バラツキと信頼性を考慮したSPICE回路シミュレーションを通して、脳型コンピュータの回路性能を犠牲にすることなく長期信頼性を保証する手法を提案した。メモリスタニューラルネットワークでは、メモリスタをクロスバーアレイ構造で実装し、クロスバーアレイの1層がニューラルネットワーク層に対応する。既存の手法では、各ニューラルネットワーク層の行方向に冗長セルを付与し、チェックサム法を用いて過渡故障の誤り訂正を行っていたが、2つ以上の同一行の故障は訂正できない課題があった。そこで、提案手法では、列方向にも冗長セルを追加することで、誤り訂正性能の向上を図った。さらに、定期的なオンラインテストにより永久故障を特定し救済する。手書き文字認識を行う3層ニューラルネットワークを用いた数値計算の結果、既存手法と比べて1.88%の識別率向上を確認した。さらに、本研究で得た機械学習の学習アルゴリズムに関する知見を活かして、集積回路の見逃し故障を効率的に検出するシステムを開発し、従来手法と比べて9.5倍の性能向上を達成した。リサイクルFPGAを検出する手法にも本研究の知見を応用し、効率的かつ高精度な検出方法を提案した。
すべて 2021 2020 その他
すべて 国際共同研究 (1件) 雑誌論文 (3件) (うち査読あり 3件) 学会発表 (3件) (うち国際学会 1件、 招待講演 1件) 備考 (1件)
Journal of Electronic Testing
巻: 36 ページ: 537～546
10.1007/s10836-020-05892-3
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
巻: E103.A ページ: 1045～1053
10.1587/transfun.2019KEP0014
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
巻: - ページ: 1～1
10.1109/TCAD.2020.3023684
