|
本研究プロジェクトでは，複雑なリダクションループの自動並列化を研究した．開発した技術により，逐次的で直観的な計算仕様を，さまざまな並列計算機に適した分割統治型の実装へとシステマチックに変換できるようになる．具体的には、コンパイラの基礎技術の一環として，1) 演算子抽出に基づく分岐除去手法，2）動的な振る舞いに基づく並列化手法，及び 3）データシャッフルに基づくSIMD化手法を開発した．これらの手法を評価するために，4）削減ループのベンチマーク集も開発した．さらに，複雑なリダクションの応用に関するケーススタディとして，5）並列字句解析と 6）並列正規表現マッチングの実装手法を開発した．
|
