|
2021年度は，(1)CNFET (Carbon Nanotube Field Effect Transistor) プロセッサの評価基盤の開発，(2)CNFETプロセッサの詳細評価とその設計最適化手法の検討を行った．以下，それぞれの成果について詳しく述べる．
CNFETプロセッサの評価基盤の開発では，CNFET製SRAMのアーキテクチャレベルの電力/遅延シミュレーションが可能な環境を開発した．上記の環境は，シリコンMOSFET製SRAMの電力/遅延シミュレータであるCACTIをベースとし，CACTI内で電力と遅延の見積もりに使用されているモデルをCNFETに対応したモデルに変更することで構築した．評価の結果，開発したシミュレータは高精度な回路シミュレータであるSPICEと比較して，20%以内の誤差でSRAM内部回路の消費電力と遅延の見積もりが可能なことを確認した．なお，SRAMはキャッシュ等に使用されるプロセッサ内の主要なモジュールであり，本研究成果は当該モジュールをCNFET化した際の電力と遅延を高速かつ容易に見積もることができるようにするものである．
CNFETプロセッサの詳細評価では，インオーダ実行を行うOpenSPARC T2とアウトオブオーダ実行を行うRSDの2つのプロセッサに対して昨年度開発したCNFETスタンダードセルライブラリを用いて配置配線を行い，CNFET化がプロセッサ内の各ユニットの電力/遅延/面積に与える影響を評価した．評価の結果，7nm FinFETと比較して7nm CNFETによって各ユニットの面積は約2倍に悪化するものの，消費電力は約1/3に低減されることが確認できた．また，CNFET化による遅延の変化率はユニットによって大きく異なることを確認した．さらにCNFETプロセッサ向けの設計最適化手法として，論理合成時に面積制約を与える必要がないことがわかった．
|
