|
実験的アプローチとしては、まず従来のシリコン酸化膜にかわる絶縁膜として、原子層堆積したアルミナを用いたIII-VMOSFETを作製した。シリコン酸化膜に較べて高い伝達コンダクタンスやサブスレッショルド特性を得ることが可能となり、良好な界面特性が確認された。またIII-VMOSFETにおいて高電流密度の為に高濃度再成長ソースを用いた素子を作製し、150nmまでチャネルを縮小した時にドレイン電圧0.8Vにおいて0.8A/mmの高電流密度を得ると共に、チャネル長の縮小に伴い特性が向上することを確認した。
縦型InP系ホットエレクトロントランジスタにおいては、チャネル側面からの加工損傷などによりメサ幅を40nm以下にすると動作電流密度が極端に小さくなることから、ドライエッチングによるメサ形成後、アンダーカットウェットエッチングを行って損傷のない細いメサ幅実現を可能にした。チャネル幅15nm、チャネル長60nmの素子の動作を可能にし、アルミナゲート絶縁膜導入も併せて、1.1A/mm (7MA/cm^2に相当)、0.53S/mmの電流駆動能力が得られた。
理論的アプローチとしては、ホットエレクトロントランジスタにおいて律速要因となるエミッタ充電時間についての考察をおこなった。エミッタを充電するエミッタダイナミック抵抗は、通常電流の逆数に比例するとされているが、これはボルツマン分布が仮定できる範囲のみで成立し、数MA/cm2という高い電流密度領域においてはそこから外れてくるが、元々エミッタ充電時間と電流の逆数の関係は比例に見えるときでもオフセット分か存在し、このオフセットが高電流領域では小さくなる、すなわち電流の逆数以上に高速になる可能性をしめした。
|
