| 研究概要 |
平成22年度は,実験基盤となる実行環境上で動作するARMプロセッサ対応のVMMの実機上での実証実験,および異なるプロセッサアーキテクチャを持つプロセッサの相互接続を行うために近年標準化されたOpenCLについて仮想化されたランタイムについて研究を行った
実験基盤は,一般的に使用可能な非対称マルチコアプロセッサがないことから,プロトタイプシステムとしてQEMUシミュレータをベースに開発したものである.組み込みシステムで広く使用されているプロセッサとして,ARMプロセッサのシミュレータから構成されているが,それに対応したVMMについて実機上での実証実験を行った.実機上での実証実験を行うことで,仮想化環境構築めために重要なセンシティブ命令の分類の確かさ、特に非特権センシティブ命令の取り扱いについて検証を行い,明確化した.また,性能についてベンチマークプログラムを実行することでオーバヘッドを計測し,パフォーマンスモニタレジスタを活用したオーバヘッド要因の解析を行った.センシティブ命令が連続して実行されることが多いことがわかったため,これらを単一の命令に仮想化することで,性能向上が可能なことを明らかにした
さらに,仮想化されたOpenCLランタイムにより非対称マルチコアシステムの接続を可能にした.OpenCLは同一種類のデバイスのみ対象としているが,デバイスを仮想化したランタイムを開発することで,非対称なデバイスの取り扱いを可能にした
|
