| 研究課題/領域番号 |
19300009
|
|---|
| 研究機関 | 東京大学 |
|---|
研究代表者 |
南谷 崇 東京大学, 先端科学技術研究センター, 教授 (80143684)
|
|---|
| 研究分担者 |
今井 雅 東京大学, 駒場オープンラボラトリー, 特任教員特任准教授 (70323665)
神山 和人 東京大学, 先端科学技術研究センター, 助教 (60447331)
近藤 正章 電気通信大学, 大学院・情報システム学研究科, 准教授 (30376660)
|
|---|
| キーワード | 計算機システム / 半導体超微細化 / ディペンダブルVLSI |
|---|
| 研究概要 |
半導体製造技術の微細化に伴って顕在化しつつあるVLSI設計における工学的限界を克服するチップアーキテクチャと設計技術・評価技術を確立するのが本研究の目的である。平成19年度は、研究計画書に記載した通り、いくつかの研究項目を並行して行った。
国際的な半導体製造業者団体の予測に基づいて将来の遅延変動特性のモデルを生成し、アナログシミュレータHSPICEを用いてクロック信号を用いる同期式回路と従来の1-out-of-2符号に基づく非同期式回路、及び1-out-of-4符身に基づく非同期式回路の遅延変動特性の評価を行った。その結果、微細化が進むに従って提案する1-out-of-4符号を用いた回路構成が速度及び消費電力の両面で有効であることを確認した。また、1-out-of-4符号を用いた回路構成として、スタンダードセルライブラリを用いたレジスタ回路や加算回路などのプロセッサを構成するための基本的な回路要素の設計を行った。
1チップ内に複数のコアを持つチップ・マルチコアプロセッサ(CMP)の高信頼化モジュラー設計方式に関して、平成19年度はプロセッサコア間に起こる共有資源の競合に着目した。CMPにおいて資源競合が生じると各プロセッサコアには他のプロセッサコアが資源を解放するまでの待ち時間が生じる。実時間制約を満たすために従来手法では周波数を上げる等の手法が取られて消費電力が増加していたのに対し、本研究では、競合の総量は変化させずに、各プロセッサコアの共有資源アクセスに関する優先度を制御することにより競合を調節する手法を提案した。4プロセッサコアのCMPにおいて提案手法を適用していくつかのベンチマークで評価した結果、平均10%近くの消費電力を削減できることを確認した。
|
