|
VLSIチップ上に搭載可能なトランジスタ数は半導体製造技術の微細化に伴って増加しており、多数の共有リソースが1チップ上に実装されるようになっている。遅延変動に対して高いロバスト性を有する非同期式回路システムにおいて、これら共有リソースを管理するには、複数の要求信号の調停を行う多入力アービタが重要な役割を果たす。これまで提案されてきた多入力アービタは調停結果に偏りが生じる、消費電力が大きいなどの問題があった。そこで、スクエア型メッシュアービタと遷移論理によるトークンを用いたリングアービタを提案し、低い消費電力で公正な調停を実現することが出来ることを確認した。
VLSIは微細化・大規模化に伴い、ソフトエラーなどの一過性故障の発生確率が増大し、信頼性の低下が問題となりつつある。そこで、近年主流のアーキテクチャである複数のプロセッサコアを1チップに実装したチップマルチプロセッサにおいて、コアレベルの冗長性を利用した高信頼度化手法としてPair&Swapを提案した。Pair&Swapでは、与えられたタスクの二つの同じコピーが2つのプロセッサコア上で実行され、その結果が比較される。比較結果の不一致により誤りを検出した場合、他のペアと相方を交換して新たなペアを構成し、不一致のタスクを再実行して再度比較することで、発生した故障が一過性か永久かを判断する。永久故障の場合、故障したコアを特定して隔離し、システム全体のタスク割り当てを再構築することにより、漸次縮退を実現する。本研究では、信頼性と性能の両方を考慮した新しい指標としてMean Computation To Failureを提案し、本手法と従来手法である三重化冗長システムをマルコフ過程によりモデル化して評価した。その結果、提案手法は従来手法よりも高い性能と信頼性を実現できることを確認し、初期状態のコア数の増加に伴い、従来手法に比べて約1.5倍のMCTFを実現できることを確認した。
|
