| 研究分担者 |
橋本 昌宜 大阪大学, 大学院・情報科学研究科, 准教授 (80335207)
密山 幸男 大阪大学, 大学院・工学研究科, 助教 (80346189)
畠中 理英 大阪大学, 大学院・情報科学研究科, 助手 (70346188)
岩永 信之 大阪大学, 大学院・言語文化研究科, 助教 (00402991)
|
|---|
| 研究概要 |
本研究では,アプリケーションに応じて必要十分なディペンダビリティを有する回路の実現を可能とする再構成可能集積システムの構築に関する研究開発を行った.具体的には,1)時間的,空間的冗長性を実現する再構成可能アーキテクチャの検討,2)回路構成情報およびチップ内/外通信の暗号化の検討,3)デバイスの自己診断,自己調整機能の検討を行った.
1.時間的,空間的冗長性を実現する再構成可能アーキテクチャの検討
求められるディペンダビリティレベルに応じて冗長化の粒度を柔軟に変更可能な再構成可能集積回路の基本セルアーキテクチャについて検討を行った.実現可能なディペンダビリティレベルと求められる回路オーバヘッドのトレードオフについて評価しながら,動的再構成可能集積回路の持つ規則的な構造を利用することで柔軟な冗長構成を実現できる再構成アーキテクチャを明らかにした.
2.回路構成情報およびチップ内/外通信の暗号化の検討
再構成可能集積回路上に実現する暗号処理回路で使用する鍵データ生成のため,オシレータサンプリング方式乱数生成回路の試作とその特性評価を行った.
3.デバイスの自己診断,自己調整機能の検討
製造ばらつきや経年劣化による特性変動を吸収するため、基板バイアスによる遅延調整機構について,基板電位制御性を評価した.外部から基板電位を印可する方式で,十分な電位制御性を実現しつつ面積オーバヘッドを1%程度に抑えることができることを明らかにした.
|
