汎用メモリを使用した連想メモリの構成とその応用にする研究

2007 年度 実績報告書

• 研究課題/領域番号: 19300013
• 研究機関: 九州工業大学
• 研究代表者: 笹尾 勤 九州工業大学, 情報工学部, 教授 (20112013)
• 研究分担者: 井口 幸洋 明治大学, 理工学部, 准教授 (60201307)
• キーワード: CAM / アドレス変換回路 / IPアドレス / LPM / FPGA

研究概要

インターネット用アドレス生成回路を複数の中規模メモリを用いて構築する手法を検討した。
1.アドレス生成回路のBCAM(Binary Content Addressable Memory)機能を模擬する回路を考案した。現在使用されているインターネットのIPアドレスは、32ビットで表現されているものが多い。アドレス表は、与えられたIPアドレスに対して、宛先の詳細が掲載されているメモリのアドレスを生成する。宛先数が40000と仮定すると、アドレス生成回路の入力数は32、出力数は16となる。宛先のアドレスは、ランタムに分布している。アドレス生成回路を通常のランダム論理回路として合成すると、非常に大きな回路となる。また、アドレスが変更になった場合、回路も再設計する必要がある。ハッシュメモリとLUTカスケードを用いたアドレス生成関数の実現法(ハイブリッド法)を開発した。ハイブリッド法を用いた回路のハードウェア量を定性的に求める方法を開発した。
2.登録ベクトルを更新する方法も開発した。本手法をFPGA上に実現し、従来手法と比較を行った。面積に関しては実験に用いたパラメータでは、Xilinx社の4入力LUTを用いたCAMのIPの12%となり、Xilinx社のBRAMを用いたCAMのIPの8%となり、LUTカスケードのみで設計した場合の35%となった。またハイブリッド法での登録ベクトルを更新するプログラムは多くのメモリを必要とするが、実用可能な量であった。本手法は従来の手法でFPGA上に実現したCAMに比べ、登録ベクトルの更新には余分の時間がかかるものの、必要なハードウェアは大幅に削減可能である。

研究成果

• [雑誌論文] A new equivalence relation of logic funtions and its application in the design of AND-OR-EXOR networks (2007)
  • 著者名/発表者名: D.Debnath and T.Sasao
  • 雑誌名: IEICE Transaction, Special Section of Discrete Mathematics and Its Applications Vol.E90-A ページ: 932-940
  • 査読あり
• [雑誌論文] Numerical function generators using LUT cascades (2007)
  • 著者名/発表者名: T.Sasao, S.Nagayama and J.T.Butler
  • 雑誌名: IEEE Transactions on Computers Vol.56 ページ: 826-838
  • 査読あり
• [雑誌論文] Design methods of radix converters using arithmetic decompositions (2007)
  • 著者名/発表者名: Y.Iguchi, T.Sasao, and M.Matsuura
  • 雑誌名: IEICE Trans.on Information and Systems Vol.E90-D ページ: 905-914
  • 査読あり
• [雑誌論文] On the design of LPM adress generators using multiple LUT Cascades on FPGAs (2007)
  • 著者名/発表者名: H.Qin, T.Sasao, and J.T.Butler
  • 雑誌名: International Journal of Electronics Vol.94 ページ: 905-914
  • 査読あり
• [雑誌論文] On designs of radix converters using arithmetic decompositions (2007)
  • 著者名/発表者名: Y.Iguchi, T.Sasao, and M.Matsuura
  • 雑誌名: Journal of Multiple-Valued Logic Vol.13 ページ: 503-520
  • 査読あり
• [雑誌論文] BDD representation for incompletely specified multiple-output logic functions and its application to the design of LUT cascades (2007)
  • 著者名/発表者名: M.Matsuura and T.Sasao
  • 雑誌名: IEICE Transaction on Fundamentals of Electronics, Communications and Computer Sciences Vol.E90-A ページ: 2770-2777
  • 査読あり
• [雑誌論文] Design method for numerical function generators using recursive segmentation and EVBDDs (2007)
  • 著者名/発表者名: S.Nagayama, T.Sasao, and J.T.Butler
  • 雑誌名: IEICE Transaction on Fundamentals of Electronics, Communications and Computer Sciences Vol.E90-A ページ: 2752-2761
  • 査読あり
• [学会発表] Implementations of reconfigurable logic arrays on FPGAs (2007)
  • 著者名/発表者名: T.Sasao and H.Nakahara
  • 学会等名: International Conference on Field-Programmable Technology 2007
  • 発表場所: Kitakyushu,Japan
  • 年月日: 20071212-14
• [学会発表] A hybrid logic simulator using LUT cascade emulators (2007)
  • 著者名/発表者名: H.Nakahara, T.Sasao, and M.Matsuura
  • 学会等名: The 14th Workshop on Synthesis And System Integration of Mixed Information technologies
  • 発表場所: Sapporo,Japan
  • 年月日: 20071015-16
• [学会発表] An implementation of an address generator using hash memories (2007)
  • 著者名/発表者名: T.Sasao and M.Matsuura
  • 学会等名: 10th EUROMICRO Conference on Digital System Design, Architectures, Methods and Tools
  • 発表場所: Lubeck,Germany
  • 年月日: 20070827-31
• [学会発表] Design method of numerical function generators based on polynomial approximation for FPGA implementation (2007)
  • 著者名/発表者名: S.Nagayama, T.Sasao, and J.T.Butler
  • 学会等名: 10th EUROMICRO Coference on Digital System Design, Architectures, Methods and Tools
  • 発表場所: Lubeck,Germany
  • 年月日: 20070827-31
• [学会発表] Sum-of-generalized products expressions:Applications and minimization (2007)
  • 著者名/発表者名: T.Sasao
  • 学会等名: IWLS-2007
  • 発表場所: San Diego,U.S.A
  • 年月日: 20070530-0601
• [学会発表] Representations of elementary functions using edge-valued MDDs (2007)
  • 著者名/発表者名: S.Nagayama and T.Sasao
  • 学会等名: ISMVL-2007
  • 発表場所: Oslo,Norway
  • 年月日: 20070513-16
• [学会発表] On designs of radix converters using arithmetic decompositions (2007)
  • 著者名/発表者名: Y.Iguchi, T.Sasao, and M.Matsuura
  • 学会等名: ISMVL-2007
  • 発表場所: Oslo,Norway
  • 年月日: 20070513-16
• [学会発表] An Application of 16-Valued logic to design of reconfigurable logic arrays (2007)
  • 著者名/発表者名: T.Sasao
  • 学会等名: ISMVL-2007
  • 発表場所: Oslo,Norway
  • 年月日: 20070513-16
• [学会発表] The eigenfunction of the Reed-Muller transformation (2007)
  • 著者名/発表者名: T.Sasao and J.T.Butler
  • 学会等名: RM-2007
  • 発表場所: Oslo,Norway
  • 年月日: 20070513-16
• [備考]
  • URL: http://www.lsi-cad.com