| 研究概要 |
本基盤研究では、高Ge比率(0.4<x≦1)Si/歪Si_<1-x>Ge_x量子ヘテロ構造を、共鳴トンネルダイオードをはじめとする量子デバイスに適用し、さらに、C,N,P,B等の不純物配置を人工的に制御して局所的な歪やポテンシャル変調を導入し、室温での量子効果発現を具現化することを目的とする。本年度は、表面・界面ラフネス0.2nm以下の高Ge比率(0.4<x≦0.7)Si/Si_<1-x>Ge_x量子ヘテロ構造形成の実現を目標とし、SiH_4-GeH_4系熱CVDによる高Ge比率・高度歪IV族半導体ヘテロエピタキシャル積層について研究を進めた結果、高Ge比率(48%)の歪Si_<1-x>Ge_x層表面へのナノメートルオーダ極薄Si障壁層形成を500℃で行うと表面ラフネスが増大するが、Si障壁層形成前において歪Si_<1-x>Ge_x層表面に450℃での低温SiH_4処理を適用することにより、ラフネス発生を効果的に抑制できることを見いだし、原子層オーダで平坦な高Ge比率・高度歪ヘテロエピタキシャル構造を実現することに成功した。さらに、このような低温SiH_4処理をGe比率変調構造の高Ge比率共鳴トンネルダイオード製作プロセスに適用することにより、Si障壁層厚さ2nmにおいて230K付近まで負性抵抗特性を観測することに成功した。以上のように、IV族半導体量子デバイスの室温動作・高性能化のために重要な成果を得た。
|
