|
本基盤研究では、高Ge比率(0.4<x≦1)Si/歪Si1-xGex量子ヘテロ構造を、共鳴トンネルダイオードをはじめとする量子デバイスに適用し、さらに、不純物配置を人工的に制御して局所的な歪やポテンシャル変調を導入し、室温での量子効果発現を具現化することを目的とする。本年度は前年度に引き続き、表面・界面ラフネスを0.2nm以下に抑えた上でのSi/Si1-xGex量子ヘテロ構造の高Ge比率化(0.4<x≦0.7)実現を目標とし、SiH4-GeH4系熱CVDによる高Ge比率・高度歪IV族半導体ヘテロエピタキシャル積層について研究を進めた。その結果、歪Si_<0.42>Ge_<0.58>上へのSiキャップ層エピタキシャル成長において、従来のSiH_4の代わりに反応性の高いSi_2H_6を原料ガスとして用いることにより、Si堆積を低温化・高速化させることにより、界面ラフネス発生を効果的に抑制でき、室温での負性コンダクタンス特性を向上につながることを明らかにした。そして、このような低温・高速成長Siを高Ge比率共鳴トンネルダイオード製作プロセスに適用することにより、Si障壁層厚さ1.0-2.6nmの範囲内において、明瞭な室温負性コンダクタンス特性を高い均一性で発現させることに成功した。さらに、室温付近の非共鳴電流の温度依存性から、熱キャリア放出によるキャリア輸送が支配的であり、特性向上のためには実効的障壁高さの大きい障壁材料の導入が有効であるという指針を得た。以上のように、IV族半導体量子デバイスの室温動作・高性能化のために重要な成果を得た。
|
