| 研究概要 |
本研究では、SiO_2膜上に形成したナノワイヤー状の非晶質Si膜を3次元配向制御熱処理により単結晶化し, これを用いて高性能Si薄膜トランジスタ(TFT)の実現を目指す。凹凸段差における側壁のSiナノワイヤーは側面と基板面がSiO_2膜と接触しているので, 界面自由エネルギーが小さい{100}面が優先配向するので, Siナノワイヤーの2軸方向が規制され3次元的に結晶配向が制御される。前年度の研究で明らかにしたSiナノワイヤーの結晶性評価を踏まえて, TFTの設計試作を行った。チャネル長は10μmから50μm, チャネル幅は20μmから100μmまで変え, それらの依存性を評価した。石英基板に堆積したSiO_2膜に複数のナノメータオーダの凹凸溝を設け, その上に堆積した膜厚150nmの非晶質Si膜を650℃, 6時間熱処理し結晶化させた。続いて, アクティブ領域を規定し, ソースおよびドレイン領域にリンをイオン注入し, 活性化アニールの後, ゲート絶縁膜を堆積し, Al電極を形成した。従来のプレーナ型TFTと比べると、Siナノワイヤーの本数が増加するほどドレイン電流は増加した。その要因は実効ゲート幅の増加以外に, キャリア移動度が42%増加するためであることが明らかになった。複数のナノメータオーダの凹凸溝をバルクSi基板に形成して, その上に製作したナノグレーティングMOSトランジスタの特性解析結果を踏まえると, 試作したTFTの実効キャリア移動度の向上はナノワイヤー構造のSi膜の結晶性改善ばかりでなく, 側壁部に形成されたSiナノワイヤーには引っ張り応力が内蔵し, 歪起因の移動度増大も寄与することが見出された。本研究で提案したSiナノワイヤーの形成プロセスを活用することにより, TFTの性能向上が実証された。
|
