| 研究概要 |
平成21年度,我々は,VLSIブレインの,基礎技術となる全ての機能を融合する,CMOS集積回路を設計・試作した.そして,設計したCMOS集積回路を用いて,提案するVLSIブレインの有効性をハードウエアの実装で検証した.また,平成20年度に開始した「特徴抽出ユニット」と「判断と動作決定ユニット」のテストチップ設計を完了し,選択したアプリケーションに適用し,評価と検証を行った.
代表的なアプリケーションとして,第一に,「手書き文字認識」,第二に,「動き物体の追跡」を選んだし,画像と映像から認識すべき対象群を画像分割の手法を用いて選択し,それら対象物の特徴を抽出することで文字認識と物体追跡の処理検証を実現した.手書き文字認識の場合,参照データ最適化アルゴリズムの効果により,誤認識率を35%から9%へ減少させることが確認できた.ハートウエア実装のために180nm CMOS技術で設計したVLSIブレインテストチップを測定で検証した.その結果,100MHzまで正しく動作であり,学習・最適化処理に要する時間は約2μsと高速で,116mWの低消費電力で自動学習を有するVLSIブレインテストチップを実現した.動き物体の追跡のためのVLSIブレインアーキテクチャを機能シミュレーションで,グルーピング手法を含む,検証し,実時間の動作可能性を確認した.
さらに,機能コアユニットの連想メモリの動作信頼性を向上させる為に,時間空間を利用する,新しい最小距離検索連想メモリの180nmCMOSテストチップを設計と試作し,性能の優位性を検証した.時間空間を用いた処理を利用することで,連想メモリの検索信頼性を大幅に67%から99%への向上成果を得られた.信頼性の向上だけでなく,検索遅延時間の1.8倍の短縮と消費電力の82%の削減を性能向上としても確認した.
|
