研究課題
基盤研究(C)
2進SD数表現を用いた剰余数系から従来の2進数系への変更を高速に実行できるハードウェアアルゴリズムを提案した。この方法では、SD数演算の並列処理特徴を生かした。変換に必要な演算をさらに高速に行うため、基本演算回路であるSD数加算回路の高速化方法を考案した。変換回路および算術演算の回路設計およびシミュレーションを行い、高速な回路が得られることを明らかにした。また、そろばん数表現を剰余数系の演算に適用し、高性能の剰余回路の実現が期待できることを設計と回路評価により確認した。
すべて 2009 2008 2007
すべて 雑誌論文 (6件) (うち査読あり 5件)
電子情報通信学会技術研究報告 DC2008
ページ: 19-23
Lectures Notes in Engineering and Computer Science Vol.1
ページ: 494-499
電子情報通信学会技術究報告 ICD2007-148
ページ: 53-58
Proceedings of the 6^<th> Annual IEEE Northeast Workshop on Circuits and Systems Vol.1
ページ: 157-160
WSEAS Transactions on Computers Vol. 6
ページ: 733-740
Proceedings of 2007 IEEE international Symposium on integrated Circuits Vol.1
ページ: 25-28