| 研究概要 |
並列計算機ネットワークの通信遅延を削減する技術として,予測スイッチング手法を提案した.予測スイッチングは,ルータにパケットが到着する前にその出カポートを予測し,ルータ内通信経路設定の前処理を行うことにより,パケット到着後の所要パイプラインサイクル数を削減する.予測に基づいたスイッチングを行うため,パケットヘッダのデシリアライズとデコード遅延を短縮することができる.提案した予測スイッチングを2次元及び3次元トーラスネットワークに適用し,シミュレーションによってその有効性を検証した.また,通信予測器について,ルーティングアルゴリズムの性質から静的に予測値を決定するアルゴリズムと過去の通信履歴を活用した動的予測アルゴリズムを用いた場合の予測スイッチングへの影響を実験的に明らかにした.同時に,一部の予測アルゴリズムについて,実装に必要となるハードウェア量と実行時の消費電力に関して考察した.実験の結果,通信の規則性が高いほど,静的予測に対して動的予測のヒット率が高くなること,またそれによって通信の低遅延化効果も大きくなることが確認できた.さらに,予測ミスによって発生するパケットを適正に破棄する方法と,予測ミスパケット自体の発生を抑制する手法を提案した.また,それらの技術をシミュレータ上に実装し,予測ミスパケット数を削減できること,及び予測ミスパケットによるネットワーク資源の浪費を抑え,良好な通信性能を達成できることを示した.
|
