| 研究概要 |
我々の提案する予測ルータは,次に到着するパケットの出力ポートを予測し,パケット到着前にルータ内パス設定の前処理を行うことによって通信の低遅延化を実現する.ネットワークが大規模化するにつれて通信遅延の削減は重要な課題となっており,予測ルータはコスト性能比良く低遅延通信を実現する.21年度は,近年重要視されているメニーコアアーキテクチャのネットワークオンチップ(NoC)への予測ルータの応用について詳細に評価した.具体的に,ハードウェア記述言語を用いて予測ルータを設計し,ハードウェア量とフリット転送エネルギーに関する定量的評価を行った.また,ネットワークトポロジーとアプリケーションの持つ通信パターンに対する予測アルゴリズムの関係も考察した.その結果,予測精度は通信環境に影響を受けるが,適切な予測アルゴリズムを用いることで予測ルータが種々のネットワーク環境において低遅延通信に有効であることを確認した.
また,予測ルータを大規模並列計算機ネットワーク(SAN)に用いる効果についても,考察した.具体的には,PCクラスタ等でよく用いられるFat Treeネットワークに対する実装について検討し,シミュレーションによる評価を行った.その結果,予測ルータはSANで一般的なシリアル通信におけるデシリアライズ時間を短縮する効果があることを実験的に明らかにした.
さらに,光-電気ハイブリッドNoCに対する予測ルータの応用について検討し,回線交換方式による光通信のセットアップ時間短縮に有望であることを示した.
|
