| 研究概要 |
本研究の目的は,ハードウェア特殊化技術の新たな適用分野を探求すると共に,実用化のための基盤整備を行うことである.特に,(1)制御回路の特殊化,(2)プロセッサアーキテクチャの特殊化,の2点を具体的応用例として検討を進めている.さらに新たな応用も検討して,研究期間の終わりまでに有望な新規分野を開拓したい.
本年度の成果は以下の通りである.研究テーマ(1)については,開発した特殊化技術を実機で検証する作業を進めた.調整・改良に予想より手間取ったため,多少の遅れが出ているが,近日中に成果を論文誌に投稿する予定である.研究テーマ(2)については,プロセッサ構成の特殊化について研究を進め,3件の国際会議発表を行った.現在,プロセッサのマルチコア化・メニイコア化が急速に進行しているが,実行する応用プログラムとデータサイズに応じて最適なコア数やプロセス配置は様々である.そこで,プログラムとデータサイズに応じて,最適なハードウェア構成を選択するための基礎技術を開発している.現在は,実用性の観点から不均一PCクラスタやマルチコアPCクラスタを対象として研究を進めているが,将来的にはプロセッサ(ハードウェア)の動的再構成や実行時特殊化まで発展させることを目標としている.
さらに,以上の研究の副産物として,低消費電力で小型高性能な真性乱数生成回路の開発を行った.FPGAによる実装の結果,先行研究よりも単純な回路構成で,NISTテストに合格する良質な乱数列を生成できることが確認された.この成果はシンポジウムと研究会で発表し,論文誌への投稿を行った.
|
