| 研究概要 |
2008年度は,高速VLSIで問題となる遅延故障を対象にテストパターン生成法を開発し実装を行った.遅延故障を検出するためには,2パターンを連続して印加する必要があり,ここでは,組合せ回路に対して通常のスキャンテスト環境,およびローチオンキャンプチャテスト環境についての手法を提案した.ローンチオンキャプチャテストとは,通常のスキャン回路において,1パターン目で印加したテストパターンの出力をフリップフロップに取り込みその値を2パターン目のパターンとして印加する手法である,スキャンテスト環境においては,縮退故障を対象に生成したテストパターンを利用して,それらを再構成することで高速に遅延故障に対するテストパターンを生成した.また,遅延故障の検出条件を考察し,検出不可能な縮退故障の情報から,検出不可能な遷移故障の識別を行った.
ローチオンキャプチャテスト環境でのテストパターン生成では,その動作を模擬するために組合せ回路部分を2倍に拡張しフリップフロップを介して接続した,2時刻展開回路を用いた.これによって,組合せ回路用故障シミュレータやテストパターン生成ツールを利用することが可能になり,高速にテストパターン生成ができた.
国際会議で提案されたベンチマーク回路に対して提案法を用いて実験を行った.実験の結果スキャンテスト環境では,ほとんどの回路において100%故障検出効率を達成した.またローチオンキャプチャテスト環境では,すべての回路において100%故障検出効率を達成した.
|
