| 研究概要 |
本研究は,組合せテスト生成複雑度でテスト生成可能な順序回路のクラスを拡張し,その性質を満たす順序回路の設計法を考察することが目的である.最終年度である今年度は,以下の4つの取り組みを行った.
(1)部分スルー可検査順序回路の提案:従来の組合せテスト生成複雑度でテスト生成可能な順序回路の1つである完全スルー可検査性の条件を緩和し,より広いクラスである部分スルー可検査性を提案した.これにより,一般の順序回路に対するテスト容易化設計のオーバーヘッドを削減することができる.この成果をまとめ,電子情報通信学会和文論文誌Dで発表した.
(2)部分スルー可検査性の拡張:(1)の成果をさらに発展させ,部分スルー可検査順序回路を真に包含する新たなクラスを考案した.回路中のスイッチ(マルチプレクサ)の機能に着目することで,部分スルー可検査性の条件を緩和し,より広い組合せテスト生成複雑度でテスト生成可能な順序回路のクラスを示した.
(3)部分スルー可検査性に基づく高位合成法:(1)で提案した部分スルー可検査性を満たす順序回路を指向した高位合成のアルゴリズムを考察した.動作記述の情報を利用して,部分スルー可検査性の条件の一部である正当化スルー木,伝搬スルー木が存在するように演算器,レジスタバインディングを行う手法である.これにより,合成後の順序回路において,新たなスルーやホールドの追加なく,あるいはわずかな追加・設計変更で部分スルー可検査性を満たすことがでぎ,(1)で示したものよりさらなるオーバーヘッドの削減ができる.
(4)(1)の成果を応用し,閾値テスト生成のアルゴリズムを考察,提案した.
|
