|
同時摂動最適化法を用いた、学習機能を有するニューラルネットワークのField Programmable Gate Array(以下、FPGA)での実現を目指して、ハードウェア記述言語(VHDL)での設計を行った。VHDL上での機能レベルによるシミュレーションを通して、同時摂動を用いた学習機能を持つニューラルネットワークシステムについての動作確認を行った。論理合成、配置配線を行い、FPGAへの実装の準備を行った。さらに、簡単な例題を用いて、システムの動作を確認した。
●同時摂動を用いたサポートベルターマシン(SVM)の学習に関する検討。
同時摂動を用いたSVMの学習について検討した。さらに、この結果をもとに、ハードウェア化に適した学習則を提案した。
●同時摂動を用いたSVMのVHDLによる設計。
提案した学習則に基づいて、SVMシステム全体の基本設計を、VHDLを用いて行った。
●上記の各部のシミュレーションと誤りの修正。
設計されたシステム各部のVHDL上での機能レベルでのシミュレーションを行い、その動作を確認すると共に、設計上の問題点の検討を行った。
●上記の各部の回路の論理合成と配置配線。
論理合成プログラムにより、上記設計結果の論理合成を行い、誤りや不都合、論理合成上の問題点を修正した。さらに、配置配線を行い、FPGAへの実装の準備を行っている。
●学習問題の設定とシミュレーション。
簡単な問題を設定し、システム全体としての動作を確認した。
|
