| 研究概要 |
時間領域アナログ回路に関して次の3つの成果を得た。
(1)デジタル入力に比例した時間幅の信号を出力するデジタルPWM回路を,従来に比べ高高時間分解能、低消費電力、小チップ面積の方式を開発した。デジタル制御電源およびデジタルPWMを用いるパワーエレクトロニクス回路で幅広く用いることができる方式である。(特許出願,国内学会発表)
(2)2つのパルス間の時間を高時間分解能で測定しデジタル値として出力する時間テジタル変換回路の新しい方式を考案した。CMOS ICとして実現した場合,従来法式に比べて高い時間分解能、少量ハードウェア、低消費電力、高線形性を実現できる。有効性を検証するために実際にCMOS ICの回路設計、レイアウト設計を行い,試作した。現在評価、測定中である。(特許出願,国内学会発表)
(3)時間領域アナログ回路は,振幅離散、時間連続の回路といえるが,その双対の振幅連続、時間離散の回路であるサンプリング回路に関して,高精度広帯域を実現するための最適な回路パラメータの関係を理論的に導出した。これに基づき,新たなサンプリング方式(ストロープサンプリング方式)を考案した。(論文発表)
|
