|
時間領域アナログ回路め研究で下記の成果を得て学会発表、論文発表を行った。
(1)時間領域アナログ回路のキーコンポーネントである時間デジタイザ回路の新構成を考案して集積回路として実現。・測定してその有効性を検証し、国際学会発表を行った。
従来校正より小規模回路、低消費電力で高時間分解能が達成できる。
(2)時間領域アナログ回路を用いる、ADPLL回路(All Digital PLL)のTVチューナーへの応用を検討し、システムレベルでの設計・シミュレーションを行った。
従来のADPLLに比べてTVチューナー用への広帯域応用を可能にした構成であり、学会発表では産業界から多くの関心を得た。
(3)時間領域アナログ回路のもう一つnキーコンポーネントであるデジタルPWM発生回路の新構成(高時間分解能を小規模回路で得られる)を考案し、デジタル制御電源への応用を検討して国際学会発表、論文発表を行った。
また、線形性を向上させるためのダイナミックパッチング手法を考案・検討した。
|
