|
H21年度の主な研究成果は次の2つである。
(1)時間領域信号処理で、時間冗長なアルゴリズムを使用して高性能化を図る方式を考案し、シミュレーションで効果を確認した。また実際に集積回路を設計試作・評価して実験でその効果の一部を確認した。具体的には逐次比較近似AD変換器で、時間冗長なアルゴリズムを用いることを考案し、高速化と低消費電力化を実現する構成を検討しその有効性を確認した。
(2)時間領域アナログ回路のキーコンポーネントであるタイムデジタイザ回路の新構成を考案した。CMOSプロセスばらつきを積極的に利用して高時間分解能を達成し、またばらつきの影響による非線形特性を自動的に校正して高い線形性を得る。さらに高信頼性能化のために自己テストの機能をもつ。回路、設計、検証、自己校正、テスト、レイアウト全てにおいてデジタル的に行うことができる、微細CMOSでの実現に適した方式である。効果をシミュレーションにより確認し、特許出願・学会発表準備中である。
これらは、微細CMOSトランジスタで実現するLSI内のアナログ回路の実現に適しており、微細化とともに高性能化が期待できる.
|
