|
本研究の目的は、高度な実時間動画像認識に応用可能な、高解像度の動画像に対応する、汎用で高性能な動領域抽出を行うVLSIプロセッサ、即ちモデルベース動領域抽出プロセッサ及びその一部であるアフィン動き推定プロセッサの研究、開発を行うことである。平成20年度にはモデルベース動領域抽出プロセッサのVLSIアーキテクチャについて研究した。C言語を用いたソフトウェアシミュレータを開発し、PSMアルゴリズムと動領域抽出アルゴリズムの有効性を確認した。アルゴリズムの最適化ではフレーム毎のアフィン動き推定を1回で済ませるように処理を簡単化することにより動作周波数を60%に削減した。境界推定と領域抽出の各ラベリング処理における収束までの繰り返しを局所的に行う方法として、(128×128)画素単位の画面分割法を提案し、データ転送量を3.6%に削減し、大容量メモリを不要とした。各部の演算をハードウェア化が容易となるように簡単化した。精度を維持したまま実現可能な動作周波数となるように、動領域抽出アルゴリズムの各パラメータを最適化した。アルゴリズム最適化によって抽出精度に影響が無いことをシミュレーションにより確認した。次に最適化アルゴリズムに基づく動作周波数167MHzでVGA 30fpsの実時間処理が可能な動領域抽出プロセッサのVLSIアーキテクチャを考案した。画素パイプラインアーキテクチャとフレームパイプライン処理によりスループットを約2倍とした。ラベリングブロックで回路を共有することで回路規模を約147kgate削減した。提案プロセッサは0.18μmプロセスで29.536mm^2と見積もられ、VLSI実現の見込みを得た。
|
