|
本研究の目的は、高度な実時間動画像認識に応用可能な、高解像度の動画像に対応する、汎用で高性能な動領域抽出を行うVLSIプロセッサ、即ちモデルベース動領域抽出プロセッサ及びその一部であるアフィン動きモデル推定プロセッサの研究、開発を行うことである。平成21年度は前年度までに考案したプロセッサのチップ面積と動作周波数の削減のためにアルゴリズムやアーキテクチヤを再検討した。具体的にはアフィン動きモデル推定において動きモデルの増分推定毎に重み計算を行うようアルゴリズムを変更した。シミュレーションにより繰り返し回数を従来の1/8に減らしても精度は変らないことを確認した。これは重み計算を頻繁に行うことにより動きモデル推定の収束が速くなったためと考えられる。このアルゴリズムの採用によりVGA 30fpsの処理の動作周波数を従来の120MHzから15MHzに削減し、画像メモリ容量を2/3に削減した。このアルゴリズムに基づくVLSIプロセッサを0.18μmプロセスで試作した。コア面積は4mm角となり最大動作周波数は120MHzでスループット性能はVGA 240fpsとなった。目標のVGA 30fpsは15MHzで達成され、低電力化を実現した。動領域抽出においても増分動きモデル推定と領域境界の変更を交互に行えば精度を劣化させずに演算量を大幅に削減できると考えられる。従って0.18μmプロセス、コア面積5mm角のチップでVGA 30fpsの動領域抽出を動作周波数100MHz未満で実現する見込みが得られた。
|
