|
本研究はアフィン動きモデル推定によるVGA 30 fpsの動領域抽出用VLSIアーキテクチャを提案する。VLSI向けアルゴリズムは画像分割法、境界限定ICMラベリング、新領域の動き推定省略により特徴付けられ、精度の劣化無く演算量を82%、メモリ容量を95%、データ転送量を99%削減できる。VLSIアーキテクチャは分割画像のパイプライン処理、複数領域の同時動きモデル推定、境界変更と新領域検出のラベリング処理共通回路により特徴付けられ、VGA 30fpsの動領域抽出を167MHzで実現でき、0.18μmプロセスのコア面積は30mm^2である。
|
