| 研究概要 |
SRAM回路のスケーリングトレンドを予測するために,MOSFETの閾値電圧Vtのランダムばらつきの大きさσVtの増加トレンドとプロセスのスケーリングの関係を最初に仮定した。その関係はMOSFETのゲート酸化膜の電気的換算膜圧EOTのスケーリングトレンドに依存するために,EOTに応じてσVtとプロセスのスケーリングトレンドを2種類仮定した。その仮定に基づき,考えられるSRAM回路のスタティックノイズマージン(SNM),ライトマージン(WRM)をアシストする回路のスケーリングトレンドを予測した。各アシスト回路の副作用量の増大トレンドを予測し,各アシスト回路が有効に機能するスケーリング寿命を予測した。SNMとWRMの種アシスト回路のスケーリング寿命を比した。各種予測された寿命を延命することに影響を与える可能性のある新たなセルトポロジーとアクセス方式の技術についても調査し,それが寿命に与える影響を定量的に求めた。以上の方法で,45nm以降15nm迄のプロセススケーリングに伴う,各種アシスト回路の寿予測を行い,最も寿命を延命できるアシスト回路を明らかにした。新たなセルトポロシー8T,10T-SRAMセルや,リードとライトアクセスを時分割制御する方式のスケーリング寿命に与える影響,また,その組み合わせのシナジー効果を足量的に示した。以上の成果により各種提案されてきたアシスト回路,新たなセルトポロジー,アクセス方法のスケーリング寿命に対する効果と,そのアプリケーション毎の棲み分け方について明確に定量化した。以上のようにシステマティックに全体をまとめてスケーリングの予測をしたものは初めてであり,この分野で著名なIEEE ISSCC2008でのメモリフォーラムでその成果を発表したり,台湾,中国で開催されたIEEE MTDT2007とASICON2007においてもその成果を発表した。
|
