|
昨年度は、第一ステップとして通信方式に利用できる遅れ時間制御同期方式の一般的な特性とそのシステム構成を概ね明らかにした。実験方法はブレッドボードを用いたディスクリートな電子回路実験である。この実験により申請当初から予想されていたいくつかの特性が実験的に明らかにされた。これにより、本通信方式に関する原理的な部分は明らかにされたので、PLD、FPGAなどを用いた集積化に関する研究へ進む手がかりを得られたと考えている。また、研究の過程で秘匿通信方式の性能向上につながる興味深い同期現象を発見した。
詳細については、記述できない段階であるが、本通信方式を実用化する上で重要な現象であると考えている。
|
