• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2009 年度 実績報告書

シリコン拡張CPGによるMEMSデバイスの制御

研究課題

研究課題/領域番号 19680015
研究機関東京大学

研究代表者

河野 崇  東京大学, 生産技術研究所, 准教授 (90447350)

キーワードシリコンニューロン / 脳・神経 / 先端機能デバイス
研究概要

本年度は、これまでの成果を基に、神経細胞およびシナプスの電気生理学的機能を模倣する電子回路であるシリコンニューロン回路及びシリコンシナプス回路の設計を改良するとともに、シリコンシナプス回路を介してシリコンニューロン回路同士を接続したシリコン神経ネットワーク回路を構築可能なシリコンニューロンVLSIチップを実現した。これによって、生体内の運動パターンジェネレータと同等で、MEMSデバイスの制御に利用可能な電子回路システムを構築することができる。このようなシリコン神経ネットワークの設計においては、従来の研究では、低消費電力で回路規模が小さく、神経細胞やシナプスとの類似性の高い回路を実現することが難しかったが、研究代表者が提案している非線形力学系の解析手法を応用した回路モデル設計法を用いることにより、この問題の解決への道筋を示した。このような応用可能性の高いシリコンニューロンVLSIチップは、神経系の動作原理を模倣した高度な制御システム、情報処理システム実現のための基盤技術として非常に重要である。本VLSIチップには、シリコンニューロン回路にAMPA・GABAタイプのシリコンシナプス回路を2回路接続したユニットが2ユニット内蔵されている。前者は、Hindmarsh-Roseモデルと同等のダイナミクスをもつバースト発火可能な回路であり、昨年度までの回路に対して、バースト発火の安定性と低消費電力を両立するための改良を加えている。また、後者は回路規模の縮小を実現した。本VLSIチップ単体で、ハーフセンターオシレータを構築することができ、複数チップでより大規模なシリコン神経ネットワークを実現することも可能である。今後は、本研究の成果を基に、積分回路の形式を変更することに回路を小型化し、多数のニューロンを収めたVLSIチップの実現を目指す。

  • 研究成果

    (2件)

すべて 2011 2010

すべて 学会発表 (2件)

  • [学会発表] A three-variable silicon neuron circuit2011

    • 著者名/発表者名
      Yohei Nakamura, Kazuyuki Aihara, Takashi Kohno
    • 学会等名
      International Symposium on Artificial Life and Robotics 2011
    • 発表場所
      別府国際コンベンションセンター
    • 年月日
      2011-01-29
  • [学会発表] A mathematical-structure-based aVLSI silicon neuron model2010

    • 著者名/発表者名
      Takashi Kohno, Kazuyuki Aihara
    • 学会等名
      The 2010 International Symposium on Nonlinear Theory and its Applications
    • 発表場所
      Krakow, Poland
    • 年月日
      2010-09-07

URL: 

公開日: 2012-07-19  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi