研究課題
若手研究(B)
半導体製造技術の微細化やシステムの大規模化に伴う消費電力問題・遅延変動問題に対して、信号遷移数の少ない1-out-of-4符号を用いた非同期式回路理論に基づくVLSI設計方式、m-out-of-n符号を用いた非同期式回路における複数閾値電圧トランジスタを用いた回路非動作時の漏れ電流削減手法を提案し、実チップ設計を通した評価により、遅延変動に対する耐性が高く、消費電力が小さくかつ高性能なVLSIを実現できることを確認した。
すべて 2009 2008
すべて 学会発表 (4件)