|
現在LSI(大規模集積回路)は、レジスタ転送レベルという抽象度で、VHDLやVerilog-HDLなどのハードウェア記述言語を用いて、設計されている。しかし、レジスタ転送レベルの設計では、年々大規模化するLSIを短期間で設計することが困難になってきた。本研究では、大規模な逐次プログラムから高性能なLSIを自動生成する動作合成技術を開発することを目的としている。大規模な逐次プログラムを動作合成する際、並行に動作する複数のモジュールに分割して合成することにより実現する。
本年度は、まず、モジュール数を2個に限定した場合について、整数計画問題に基づく回路分割手法を提案し、その有効性を評価した。本研究の成果は英文論文誌にレターとして掲載された。次に、モジュールが任意の数の場合に対して、回路分割手法を拡張した。本研究の成果は英文論文誌に掲載された。先述の2つの手法は、回路分割は行うものの、プログラム中の粗粒度の並列性は活用していなかった。そこで、粗粒度並列性を活用しつつ、回路分割を行う手法を考案した。本研究の成果は国内の研究会で発表し、現在、国際会議に投稿中である。以上の研究により、大規模な逐次プログラムから効率よく高性能なLSIを合成することが可能となった。
更に、本研究を実施する際に必要となるベンチマークプログラムおよび実験環境の開発も行った。ベンチマークについては、国内研究会で発表し、国際会議での発表も決定している。実験環境については、国際会議で発表し、英文論文誌への掲載も決定している。
|
