|
現在LSI(大規模集積回路)は、レジスタ転送レベルという抽象度で、VHDLやVerilog-HDLなどのハードウェア記述言語を用いて、設計されている。しかし、レジスタ転送レベルの設計では、年々大規模化するLSIを短期間で設計することが困難になってきた。本研究では、大規模な逐次プログラムから高性能なLSIを自動生成する動作合成技術を開発することを目的としている。大規模な逐次プログラムを動作合成する際、並行に動作する複数のモジュールに分割して合成することにより実現する。
本年度は、昨年度の後半に引き続き、粗粒度並列性を活用しつつ、回路分割を行う手法を研究した。これにより、従来手法と比較して大幅な性能向上を達成した。本研究の成果は国際会議ISOCCで論文を発表した。
本研究を実施する際に必要となるベンチマークプログラムおよび実験環境の開発も行った。ベンチマークについては、国際会議ISCASで論文を発表した他、2つの国際ワークショップでポスター発表または口頭発表を行った。実験環境についでは、英文論文誌TSLDMに掲載された。
その他、動作記述にSSA変換を施すことにより性能を向上させる手法や、動作合成で生成されたハードウェアからソフトウェアを呼び出す手法、動作合成を用いてマルチコアシステムを設計する手法などについても研究を行った。
|
