|
現在LSI(大規模集積回路)は、レジスタ転送レベルという抽象度で、VHDLやVerilog-HDLなどのハードウェア記述言語を用いて、設計されている。しかし、レジスタ転送レベルの設計では、年々大規模化するLSIを短期間で設計することが困難になってきた。本研究では、大規模な逐次プログラムから高性能なLSIを自動生成する動作合成技術を開発することを目的としている。大規模な逐次プログラムを動作合成する際、並行に動作する複数のモジュールに分割して合成することにより実現する。
本研究の最終年度となる本年度は、現在までの研究の完成度を高めること、および、本研究全体のまとめを中心に行った。
本研究の主題である、粗粒度並列性を活用しつつ回路分割を行う手法については、総合的な評価実験を行い、その成果を電子情報通信学会の英文論文誌で公表した。
本研究を実施するための基盤として開発したベンチマークプログラムについても、総合的な評価を実施し、その成果を情報処理学会の英文論文誌で公表した。
昨年度より継続して実施した動作記述にSSA変換を施すことにより性能を向上させる手法についても、手法の改良および評価を行い、その成果を国際会議で公表した。
|
