| 研究概要 |
本研究は, 従来のバイナリに対して互換性を持つ超高速プロセッサの開発を目的とする。命令レベル並列性(ILP)に着目した高速化技術の限界に伴い, 全く着想の異なる再利用技術を核とし, これに投機を組み合わせる。これにより, 全く変更を加えることなく既存バイナリを高速実行可能なプロセッサを実現する。本年度においては, 前年度に調査したプログラムの持つ再利用性およびそれら特徴の調査に基づき, 従来の再利用アーキテクチャ(自動メモ化プロセッサ)を改良することが目的であった。
まず再利用性の調査結果より, プログラム中の再利用可能部分に局所性があることを見出し, 再利用機構が有効に働かない間機構への電力供給を停止することで, 従来の自動メモ化プロセッサの持つ大きな問題の一つであった消費電力を抑制することができることを確認した。SPEC95およびGENEsYsを用いて評価した結果, 従来再利用機構による消費エネルギー増が約25%であったのに対し, 提案手法では従来の高速化をほぼ維持したまま, 消費エネルギーはそれぞれ平均5.9%の増加, 3.7%の減少となった。
また, 本研究課題の主題である再利用の投機的適用についても, モデルの検討を行い, シミュレーションによる評価を行った。その結果, 再利用対象となる関数の入力の部分的一致により再利用を投機的に適用することで, 自動メモ化プロセッサが持つオーバヘッドを削減することに成功した。また, 従来手法では再利用を適用しない場合よりも性能が悪化してしまう場合があったが, 提案手法ではそのような場合を回避することができることを確認した。SPEC95を用いた評価では, 従来最大13%の削減率であった実行サイクル数が最大22%まで向上すること, 提案手法が従来手法よりも平均で5%のサイクル数削減を実現することを確認した。
|
