研究課題
システムLSI設計時間の短縮とテスト設計コストの削減のため、設計解析合成システムを構築し、その環境を活用して、次世代システムLSI向けの解析・テストに関する研究を行ってきた。今年度は、その取り組みを継続し、フォールスパス自動検出システム開発及び過剰テスト緩和のため有効遅延故障テスト技術に基づき研究を進める。(1) 「フォールスパス自動検出システム」に関する研究開発大規模回路向けフォールスパス解析が自動で実現させる技術を開発することが目標である。平成20年度では、前年度開発したフォールスパス自動検出システムを改良し、精度・有効性を評価された。特に、「クロック経路自動認識」に注目し、マルチクロークドメインに対してフォールスパス自動検出機能を実現され、効果を確認できた。また、本研究成果の一部を暗号回路に応用し、効果を示した。(2) 「過剰テスト緩和のため有効遅延故障テスト設計手法」に関する研究VLSI製造技術・設計技術の進歩により、遅延故障テストが重要になってきた。しかし、回路規模が大きくなるとパス数が急増しており、本来回路には通常動作に影響を与えない遅延故障(テスト不要な故障)をテストすることになり、LSI製造における歩留りの低下する可能性がある。また、全てのテスト不要なパスを高速検出するには非現実的である。この問題を解決するに当って、平成20年度では、開発した「フォールスパス自動検出システム」を利用し、過剰テスト緩和のため有効遅延故障テスト設計技術に関する研究を取り組む。特に、フォールスパス上の遅延故障および過剰テストの影響について考察し、テスト不要パスの判定アルゴリズムを確立され、評価実験を行った。また、新たな遅延故障テスト手法を提案した。
すべて 2008
すべて 雑誌論文 (1件) (うち査読あり 1件) 学会発表 (1件)
IEICE Trans. on Fundamentals of Elebtronics Communications and Computer Science Vol E91-A, No.12
ページ: 3514-3523
