| 研究概要 |
本年度の大きな目標はナノスケールでショート,構造の破壊が生じない薄膜をPLD法により作製することであった。当初,クリーンベンチの導入によりそれが達成されると考えていたが,基板の洗浄過程等で基板上に付着する粉塵,微細なミストのため,薄膜に微細な穴が開くという現象が起こった。最終的にMEMS用クリーンルームで基板洗浄を行うことでそれらの微細な穴を防止することができた。
電解質としては低温における導電性に優れたGd添加セリアを用いて、そのエッチング耐性を検討した。Gd添加セリアはMEMSプロセスにおいて一般的な沸酸系水溶液に晒しても溶解,薄膜のピンホール等は確認されず十分なエッチング耐性を有していることが明らかになった。
作製したGd添加セリア薄膜の導電特性評価を面内方向の導電率を測定することで行った。本研究で用いたPLD法のような気相法で作製した薄膜はセラミックスと比較して結晶粒が微細となる場合が多い。しかし作製した薄膜はセラミックスの全導電率とほぼ同等の導電率を示し,微細な結晶粒の影響をそれほど受けていないことが判った。又薄膜の導電率は400度において10^<-3>Scm^<-1>であり,電解質材料として十分高い導電率を示した。
本年度は,電解質薄膜の作製に予定より時間を要したため,SOFCセル構造を持つ多層膜の作製までは行えたが,単セルへのMEMSプロセスを用いた加工,その起電力の評価までは行えなかった。しかし,セル作製に必要な十分な知見は得られた。
|
