| 研究概要 |
本年度は,SOI (Silicon on Insulator)基板の研磨条件,Ge蒸着条件の最適化を行った.本研究はシリコン層-酸化膜層-シリコン層からなるSOI基板の端面をナノギャップ作成の出発材料として使用するものである.最終的にはSTM(走査トンネル顕微鏡)による表面の原子分解能観察を目的としているため,出発試料の高精度での平滑化が不可欠である.単純なシリコン層だけからなるシリコンウエハーに関しては,研磨機を用いた通常の研磨手法を用いて,目的に合致した表面が作成可能なことは知られていたが,SOI基板のような多層構造で同様のことが可能であるかは明らかではなかった.本年度は研磨の条件を工夫することで,SOI基板端面も,凹凸数nm以下の平坦度で研磨可能なことが明らかになった.特に酸化膜層部とシリコン層部に研磨によって大きな段差が出来ないことが明らかになったことは今後の展開にとって非常に有利である.また,ナノギャップ部にSTM探針を接近させることは技術的に非常に困難を伴う場合がある.本年度はFIB(収束イオンビーム)によって加工したAu電極からなるナノギャップのSTMによる直接観察を行い,ナノギャップ部への探針誘導の方法,ギャップ部に電圧を加えた状態での走査の技術を習得した.なお,この研究では,Au接点が繋がった状態からエレクトロマイグレーションによってギャップ形成が行われる過程をリアルタイムで追跡することに成功している.
|
