| 研究概要 |
本研究の目的は走査プローブ顕微鏡(SPM)観察に適した, 原子オーダーで平坦な電極表面を持ったgap構造を作成することである. この目的を達成するために, 本研究では極薄いシリコン酸化膜が二つのシリコン層にサンドイッチされた構造であるSilicon on Insulator(SOI)基板を出発材料として使用した. ゲルマニウムの蒸着による表面の清浄化, さらにはアイランド形成によってギャップ間隔を狭めることを目標とした.
本年度は研磨剤, 研磨条件の最適化によりSOI基板をナノメートルオーダーで平坦化できることを実証した. 研磨後の試料は原子間力顕微鏡にて観察を行い, SOI基板の酸化膜部分とシリコン部分の高さの違いが2〜3nm以下にできることを確かめた.
通常, シリコン表面の清浄化には1100℃程度の高温でのアニールが必要である. しかしながら, このような高温ではSOI基板中の酸化膜層そのものもダメージを受けてしまうため, より低温で清浄化プロセスを行なう必要がある. 本研究では700℃程度に試料を加熱した状態でGe蒸着を行ない, Ge+SiO2=GeO↑+SiO↑の反応により表面の酸化膜のみを除去することを試みた. 清浄化後にSTM(走査プローブ顕微鏡)観察を行うことで, 電極部分に原子オーダーで平坦なSi(001)2x1清浄表面が現れていることを確認した。
現在, 次のプロセスである, 試料温度400℃でのGe蒸着によって酸化膜部分にアイランド構造を生じさせる研究を進めている. 研究の過程で予期せぬ酸化膜層の絶縁性低下現象が発生したこともあり, 研究期間中にギャップ部分の原子分解能での観察を行うことはできなかったが, おおよその目処をつけることができた. 研究を継続し, 2009年度中には最終目標を達成する予定である.
|
