|
本研究の目的は、新世代の超低消費電力高速マイクロプロセッサとなり得る動的可変論理プロセッサを開発することである。記憶部に高速不揮発性素子を使用し、動的電源遮断を行えるようにすることで、超低消費電力化を達成する。回路レイアウトまで行って、動的再構成機能、電力遮断効果等の動作を検証することを目標としている。
本年度は、昨年度に引き続き、可変論理回路ブロック(RLB)内に組み込む不揮発性メモリモデルのさらなる高精度化と新しい不揮発メモリ素子モデルの開発を行った。不揮発性素子には電流誘起磁化反転機構を有した磁気抵抗トンネル素子(MTJ)を使用した擬似スピンMOSFETを有するSRAM、フリップフロップ回路のほかに、本年度から抵抗変化素子を使用した回路を提案し、主にアナログ回路シミュレータHSPICEによって動作検証を行い、本研究に合致する高速記憶、高速情報復帰が可能であることを確かめた。プロセッサ応用のためには、演算速度を落とさないことが重要であり、不揮発性メモリ素子をどのように使用するべきかを検討し、学会発表を行った。また、電源遮断による低消費電力化では電源遮断動作に要する電力が、電源遮断によって節約できる電力よりも小さい必要があり、電源遮断時間の関数となっている。そこで、これらを評価して、プロセッサ中での使用に耐えるかどうかを検証した。一方で、昨年度に引き続き、可変論理回路ブロック(RLB)内部の配線および論理演算ユニット(ALU)の検討を行った。また、電源遮断の方法について設計したRLBに適合する方式について検討を行い、RLBを構成した。
|
