• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2008 年度 実績報告書

基板バイアスによるMOSFETのしきい値ばらつき圧縮の検証と素子・回路設計最適化

研究課題

研究課題/領域番号 19760230
研究機関東京工業大学

研究代表者

天川 修平  東京工業大学, 統合研究院, 特任助教 (40431994)

キーワード電子デバイス・機器 / 半導体超微細化
研究概要

本年度は、高周波におけるMOSトランジスタの特性ばらつきの影響を調べるための基礎技術の開発をおこなった。通常、MOSトランジスタの高周波特性の評価は、ベクトルネットワークアナライザーを利用した2ポート測定によりおこなわれている。しかし、基板バイアスの効果を測定するには、4ポートでの測定が必要である。MOSトランジスタの高周波特性の評価は、直流特性の評価と比較して格段に難易度が高い。測定結果には、測定用のパッドや配線の特性が含まれてしまうので、MOSトランジスタの特性を取り出すためのde-embeddingと呼ばれる操作が必要である。2ポート測定でのde-embedding方法に関しては多くの研究がなされているが、4ポートでいかにde-embedするかについては、これまであまり研究されておらず、基板効果の正確な評価ができていなかった。そこで、まず4ポートでのde-embedding方法を確立することを目標とした。OPEN、SHORTなどのダミーパターンを利用したde-embedding方法だと、ミリ波領域(30GHz〜)で誤差が大きくなることが2ポート測定の場合でも知られている。そこで、THRUダミーパターンだけを使った4ポートデバイス用de-embedding法を提案した。この方法をオンチップ差動伝送線路の評価に用いたところ、有効性を確認できた。本手法をMOSトランジスタの高周波特性の評価に利用すれうば、デジタルのみならずアナログ・高周波でも正確な実測にもとづいたデバイスモデルを利用して回路設計ができるようになると期待される。

  • 研究成果

    (2件)

すべて 2009 2008

すべて 学会発表 (2件)

  • [学会発表] A 20 Gb/s 1:4 DEMUX with near-rail-to-rail logic swing in 90 nm CMOS process2009

    • 著者名/発表者名
      A. Mineyama, T. Suzuki, H. Ito, S. Amakawa, N. Ishihara, K. Masu
    • 学会等名
      IEEE MTTS International Microwave Workshop
    • 発表場所
      Guadalajara, Mexico
    • 年月日
      2009-02-20
  • [学会発表] A simple de-embedding method for characterization of on-chip four-port networks2008

    • 著者名/発表者名
      Shuhei Amakawa, Hiroyuki Ito, Noboru Ishihara, Kazuya Masu
    • 学会等名
      Advanced Metallization Conference
    • 発表場所
      Del Mar, California
    • 年月日
      2008-10-23

URL: 

公開日: 2010-06-11   更新日: 2016-04-21  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi