| 研究概要 |
1 ノーマリーオフ化
ノーマリーオフ化についてはプラズマ表面処理とリセスゲート構造について検討した.リセスゲート構造については,塩素ドライエッチングによりリセス構造を形成し,ゲート電極下部のAIGaN厚を5nm以下とすることでゲートしきい値電圧0.0〜+0.5Vとノーマリーオフ化が実現できた.一方,N_2プラズマ表面処理ではゲート制御ができず,CF_4プラズマ表面処理ではMISゲートの場合にエッチング作用によりしきい値が若干増加する効果は得られたがプラスのしきい値電圧には至らなかった.
2 低オン抵抗化
リセスゲートによるノーマリーオフ化と低オン抵抗化を両立させるために短リセス長化を試み,最短0.2μmのリセス長でのノーマリーオフ動作を実現した.ゲート幅50μmのTEGにおて最大相互コンダクタンス250mS/mmが得られた.低コンタクト抵抗化については多孔構造によるコンタクト抵抗低減については充分な効果が得られず10^-7Ohm-cm^2には至らなかった.
3 リセスゲート構造での高耐圧設計
またこの場合にゲートのドレイン端に発生する高電界を分散して高耐圧を得る手法として,リセス長に比べて大幅に長いゲート電極長をもつ構造を採用することで(例 : リセス長0.2μmに対してゲート金属長1.0μm以上)ノーマリーオフ,低オン抵抗,高耐圧を全て満たす構造をシミュレーションにて確認することができた.そしてオン抵抗,相互コンダクタンスがリセス長に依存し,短リセス長にすればゲート長を長くしてもこれらの性能が維持されることが実験的に示された.大型素子の作製についてはオン抵抗20Ωの素子が得られたが,ピンチオフ特性について改善の余地が残った.これはゲート形成プロセスで改善可能と思われる.
|
