| 研究課題/領域番号 |
19H01105
|
|---|
| 研究機関 | 九州大学 |
|---|
研究代表者 |
井上 弘士 九州大学, システム情報科学研究院, 教授 (80341410)
|
|---|
| 研究分担者 |
松永 裕介 九州大学, システム情報科学研究院, 准教授 (00336059)
田中 雅光 名古屋大学, 工学研究科, 助教 (10377864)
岩下 武史 北海道大学, 情報基盤センター, 教授 (30324685)
谷本 輝夫 九州大学, 情報基盤研究開発センター, 助教 (60826353)
小野 貴継 九州大学, システムLSI研究センター, 准教授 (80756239)
|
|---|
| 研究期間 (年度) |
2019-04-01 – 2022-03-31
|
| キーワード | 超伝導コンピューティング / プロセッサ / アーキテクチャ |
|---|
| 研究実績の概要 |
従来の設計開発資産を基本とし、SFQプロセッサの実現可能性の実証、ならびに、設計技術の洗練を目的として研究開発を進めた。特に本年度は、世界初となるゲートレベルパイプライン型プロセッサのチップ試作と動作実証に成功し、集積回路分野で著名な国際会議にて発表した（学会を代表する論文として選出）。これは、製造プロセスに起因する厳しいチップ面積制約のために機能を縮小したものの、プロセッサの複雑な構造（フロントエンド、データパス、制御回路、など）を対象とした場合でも30GHzを越える高速動作が可能であることを実証した、極めて重要な成果である。また、シフトレジスタ型メモリの効率を改善すべく、新マルチバンク構造を導入し、SFQによるAIチップアクセラレータに導入した。このメモリ最適化により大幅な性能向上を達成でき、SFQシフトレジスタ型オンチップメモリ構成法に関する新たな方向性を示した。加えて、これまでに培った設計技術を元に、アーキテクチャ探索を実施するための各種モデリングとその精度検証を行い、大規模システムを対象としたアーキテクチャ研究を行うための環境を整備した。具体的には、SFQ回路特性とそれに基づく各ハードウェアコンポーネント（モジュール）のモデリングを行い、マイクロアーキテクチャ・レベルでの探索を可能とした。これにより、ハードウェア量一定の制約において、プロセッシングエレメント数とオンチップメモリ容量のトレードオフ解析が可能となった。評価の結果、あえてプロセッシングエレメント数を削減し、利用可能となったハードウェア資源をオンチップメモリへと投入することで、理論ピーク性能は低下するものの、大幅な実効性能の改善を実現できた。また、大型冷凍機を前提とした電力効率（消費電力当りの性能）の評価を行い、冷凍コストを含めた上でも従来アーキテクチャに対して有効であることを示した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
2019年度に引き続き、2020年度も順調に研究開発を進めることができた。特に、ゲートレベルパイプライン構造を有するプロセッサ（ただし、ビット幅は4ビットと小規模）の実証に成功した点は極めて大きな成果であった。この設計を通して、超高速動作を実現するためのクロッキング方式の整理と利活用技術の洗練、タイミングチューニング技術の確立、を達成することができた。また、前年度までの研究により明らかとなったシフトレジスタ型オンチップメモリの効率を高めるための新アーキテクチャを考案し、SFQ版AIアクセラレータに導入することでその有効性を実証できた。これは、今後のSFQシフトレジスタ型オンチップメモリの活用において一般化できるものであり、大きな成果である。2020年度も新型コロナ ウィルスの影響を受けたが、共同研究者間はリモートでの連携を継続し、かつ、タイミングを見計らってチップ測定のための合同作業も実施できた。これらにより、大きな問題は生じることなく、比較的円滑に研究開発を進めることができた。
|
| 今後の研究の推進方策 |
基本的にはこれまでの研究を更に加速し進めていく方針である。最大の懸念は依然として新型コロナウィルスの影響であり、チップ試作を行った後の実測定は名古屋大学の研究室にて実施する必要がある。これは遠隔で実施できないため、状況を踏まえつつ、適宜、対応していく予定である。また、本年度に試作実証を成功した30GHzプロセッサの設計では正常動作を優先したため、タイミング設計では比較的余裕を持った構成を採っている。今後、更なる高速動作を可能にするプロセッサ構成法の探索と設計技術の確立を目指す。また、将来的にはマルチコアやメニーコア構造を有するプロセッサへと発展させる必要があり、そのためには、複数のプロセッシングエレメントを搭載した構成の実証が必要となる。次年度は、このようなオンチップ並列処理の実現も想定したアーキテクチャ創成と試作実証を進める予定である。
|
