|
深層畳み込みニューラルネットワーク(CNN)を用いた画像認識が高精度の画像認識を行う技術として、車の自動運転用カメラや監視カメラなどにおいて注目されている。CNNモデルの複雑化と画像認識に入力する画像の高解像度化に伴い、畳み込み演算量が年々、爆発的に増加しているため、低消費電力かつ低遅延時間のCNN処理を行うハードウエアが求められている。
そこで、本研究では低消費電力かつ低遅延時間のCNN処理を行う目的で、撮像素子とCNN演算回路を同一ICに集積化した「デジタルIn-Imager二次元畳み込みニューラルネットワークアクセラレータIC」を提案する。
提案技術では、撮像回路の内部でピクセル並列の二次元一括で畳み込み演算を行うことにより、畳み込み演算の遅延時間が入力画像サイズに依存せずに超低遅延で畳み込み演算を実現することができる。また、撮像素子から畳み込み演算回路までのデータの移動距離が最短であるため、低消費電力動作を実現することができる。
提案の動作原理の実証を目的として、MNISTの手書き数字画像認識を行う「デジタルIn-Imager二次元畳み込みニューラルネットワークアクセラレータIC」を180nm標準CMOSプロセスを用いて設計・試作・測定を行った。本ICではピクセルと畳み込み演算回路が30×30の2次元アレーを構成している。ICのチップサイズは2.5mm角である。
実測した結果、提案アクセラレータは電源電圧1V、クロック周波数35.7MHzにて3.22μs/カーネルの超低遅延動作を達成し、従来研究より遅延時間を80.5%削減した。また、電源電圧0.4V、クロック周波数379kHzにて5uWの低消費電力動作と、4.62TOPS/Wの高エネルギー効率動作を達成した。本提案により、将来、低消費電力かつ低遅延時間の画像認識が実現可能になることが期待される。
|
