| 研究課題/領域番号 |
19H04076
|
|---|
| 研究機関 | 東京大学 |
|---|
研究代表者 |
坂井 修一 東京大学, 大学院情報理工学系研究科, 教授 (50291290)
|
|---|
| 研究分担者 |
入江 英嗣 東京大学, 大学院情報理工学系研究科, 准教授 (50422407)
|
|---|
| 研究期間 (年度) |
2019-04-01 – 2022-03-31
|
| キーワード | チップレット / 誘導結合 / 無線給電 / ウェアラブルシステム / SiP / コンピュータシステム / エッジデバイス |
|---|
| 研究実績の概要 |
本課題では小型なチップ同士を誘導結合によって無線で接続、連携させ、小型かつ変形可能な組み込みコンピュータシステムを実現する。繊維折り込み可能なコンピュータや配管に流せるコンピュータ、マイクロロボットに搭載可能なコンピュータといったアプリケーションを見据えたプロトタイプデモシステムの構築を目指す。本年度は主に、（1）平面磁界結合通信の物理特性測定、（2）コンピュータシステム設計に取り組んだ。
平面方向の誘導結合通信に関して、シミュレーション評価とテストチップの実測評価によって基本的な特性を調査した。オンチップコイルの形状や複数コイル間の相対位置に応じた結合特性の変化を電磁界シミュレーションで調査するとともに、適切な送受信回路アーキテクチャについて検討をおこなった。回路シミュレーションの結果、平面方向の磁界結合通信技術では、既存のチップ間有線高速インタフェースと同程度に高速なシリアル通信を達成可能であることが明らかになった。こうしたシミュレーション結果を元にCMOSプロセスを利用してテストチップの試作をおこなった。複数コイル間無線通信における最大速度やビット誤り率、消費電力についてテストチップの実測を通して評価した。
誘導結合無線通信回路とプロセッサコアとのインタフェース回路や、基本的な組み込み向けプロセッサコアの開発にも取り組んだ。高速なクロックを利用してシリアル転送をおこなう誘導結合無線通信回路とプロセッサコアとの協調のため、信号のシリアライズとデシリアライズをおこなうインタフェース回路の仕様を策定し設計した。動作については回路シミュレーションによって検証した。また、次年度以降のシステム開発を見越してRISC-V ISAに基づく小型なプロセッサコアを開発した。シンプルなパイプライン構成のインオーダコアであり、FPGA上に実装し動作させることで性能評価をおこなった。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
研究開始時の当該年度における主な目標は、平面磁界結合通信の物理特性評価をテストチップの実測というかたちでおこなうこと、複数チップからなるコンピュータシステムの実現に向けたシステムアーキテクチャの検討を始めることの2点であった。
当該年度は平面方向誘導結合通信に関して、電磁界シミュレーションと回路シミュレーションによる検討を進め、適切なコイルや送受信回路の設計、実現可能な性能について知見を深めることができた。また、実際にテストチップを設計、製造し通信性能や消費電力の評価をおこなうことができた。
コンピュータシステム設計についてもプロセッサとのインタフェース機構の検討や、基本的なプロセッサコアの開発を進めることができた。また、無線通信用回路とこうしたインタフェースやプロセッサコアとを混載したテストチップの設計と試作についても完了した。
ほぼ研究計画通りに検討が進み、複数のテストチップを試作できたこと、評価結果を複数の国際会議発表論文としてまとめ発表できたことから、期待通り研究が進展していると評価する。
|
| 今後の研究の推進方策 |
次年度以降に残された課題は、（1）コンピュータシステム設計、（2）変形可能パッケージ検討、（3）無線給電方式検討である。本年度の検討結果も踏まえ、無線通信回路とインタフェース回路、プロセッサコアを集積したテストチップの開発をおこなう。また、チップを保護しつつ自由な形状変形を担保するパッケージング手法、あるいは無線通信と無線給電の併用方法について検討を進める。こうしたそれぞれの課題に対する検討の結果を元に、最終年度におけるデモシステムの設計開発に必要とされる知見を十分集積することが次年度の目標である。
|
