| 研究課題/領域番号 |
19H05664
|
|---|
| 研究機関 | 京都大学 |
|---|
研究代表者 |
橋本 昌宜 京都大学, 情報学研究科, 教授 (80335207)
|
|---|
| 研究分担者 |
安部 晋一郎 国立研究開発法人日本原子力研究開発機構, 原子力科学研究部門 原子力科学研究所 原子力基礎工学研究センター, 研究職 (00727373)
渡辺 幸信 九州大学, 総合理工学研究院, 教授 (30210959)
佐藤 朗 大阪大学, 理学研究科, 助教 (40362610)
新倉 潤 東京大学, 大学院理学系研究科(理学部), 助教 (50644720)
鎌倉 良成 大阪工業大学, 情報科学部, 教授 (70294022)
|
|---|
| 研究期間 (年度) |
2019-06-26 – 2024-03-31
|
| キーワード | ソフトエラー / ミューオン / 集積システム / VLSI / 信頼性 |
|---|
| 研究実績の概要 |
課題1-1では、地上における単位時間・面積当たりの入射ミューオン強度及びエネルギー・角度分布測定に用いる可動式の低エネルギーミューオン計測システムの設計・開発を行った。研究者内の議論で、ドリフトチェンバーと永久磁石を組み合わせたセットアップを新規に開発することにした。
課題1-2 では、2019年1月に本研究に先立ち予備実験を大阪大学核物理研究センターにて実施し、そのデータ解析おこなった。放出陽子及び重陽子のエネルギー分布データを導出した。測定可能なエネルギー領域の拡張および放出α粒子のエネルギー分布取得を目標にした新規実験の計画と測定装置の設計を行った。英国RAL-ISIS研究所の実験課題助言委員会に、シリコン原子核のミューオン捕獲反応から放出される荷電粒子のエネルギー分布測定実験及びその放出確率測定実験の2件を提案し、3日、2日のビームタイムが認められた。
課題2-1 では、入射ミューオンの時刻とビット反転位置を関連付けるため、高速にエラー発生がスキャンでき、発生したエラーの情報を出力可能な専用チップの概要設計を行った。課題2-2では、12nm FinFETテクノロジのSRAMチップを設計・試作した。課題(2-3)では、 GPUに中性子を照射し、発生するDetectable Uncorrectable Error (DUE)を分析した。メモリコントローラなど仕様が全く不明の回路が要因のDUEが多く、照射実験以外でそのエラー率の見積もりが困難であることが分かった。
課題3では、課題1-2で得られた放出陽子及び重陽子のエネルギー分布データとの比較評価に必要な、シミュレーション体系を構築した。課題4では、次世代トランジスタ構造としてナノシートFET が有力であることを調査した。SOI-FinFETと、ナノシートFETの構造をデバイスシミュレータで再現することに着手した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
研究計画調書に記載した各課題の検討は順調に進んでいる。
課題1-1 は、宇宙線ミューオンの測定に必要な低エネルギーミューオン計測システムの設計・開発が期待通りに進んでいる。課題1-2 の物理基礎データの取得については、必要な実験準備ならびにビームタイムの獲得が順調に進んでいる。加えて、研究期間開始前に実施していた予備実験結果の詳細な分析を進め、課題3 のシミュレーションに物理基礎データの一部の速報版を提供することができた。
課題2-1, 2-2 は、実験に必要なチップの設計や製造が順調に進んでいる。課題2-3 も予備実験による検討や計算機上での信頼性評価実験が順調に進んでいる。
課題3 のシミュレーションでは、既存の負ミューオン原子核捕獲反応モデルと課題1-2 で得られた速報版データとの比較検討を開始した。
課題4 の将来予測では、FinFET の次のトランジスタ構造としてナノシートFET が有力であることを調査し、その電気特性を再現するシミュレーションモデルの構築を開始した。将来予測に必要なモデルの作成が進んでいる。
|
| 今後の研究の推進方策 |
課題1-1では、ドリフトチェンバー、永久磁石、信号読み出し回路、ガス供給系で構成される可動式低エネルギーミューオン計測システムを完成させ、ベータ標準線源を用いた性能評価試験を実施する。課題1-2 では、英国RAL-ISIS研究所での実施を予定していた2つの実験は、コロナ禍および施設の長期工事に伴うシャットダウンのためスケジュールが大幅に遅れることがわかっている。いずれの実験も当初の計画通り準備は完了しており、いつでも実施できる。検出器システムの高精度化と、データ取得後の解析手法開発を進めることで、実験実施後に速やかに最終結果を発表できる準備を進める。
課題2-1では、実験に利用する高速エラースキャンSRAMチップの設計・製造を進める。課題2-2では、28nmプロセスのメモリチップを設計・製造する。12nm, 28nmSRAMチップのミューオン/中性子照射実験環境を構築する。課題2-3では、アプリケーションごとのソフトエラー率の違いを説明する主要因を中性子照射実験で明らかにし、AIアプリケーションのエラー率見積もりモデルを構築する。
課題3では、実験で用いる最先端の製造プロセスのメモリ素子をPHITS計算体系に取り込み、ミューオン照射計算を行うことでデバイス内の付与電荷の三次元空間分布を算出する。
課題4では、FinFET とナノシートFET のソフトエラーシミュレーションをさらに推し進める。
|
