研究課題/領域番号 |
19J15449
|
研究機関 | 横浜国立大学 |
研究代表者 |
雛倉 陽介 横浜国立大学, 工学府, 特別研究員(DC2)
|
研究期間 (年度) |
2019-04-25 – 2021-03-31
|
キーワード | シリコンフォトニクス / フォトニック結晶 / 光変調器 |
研究実績の概要 |
近年急増するデータセンタ内のデータ通信量と,その膨大な消費電力が社会的,技術的な課題になっている.それを解決するためのSiフォトニック結晶光変調器の高速化には変調に用いる高周波 (RF) 信号とフォトニック結晶導波路 (PCW) が生み出すスローライトの位相整合が重要である.そこでRF信号を迂回,遅延させるメアンダライン電極を導入し,疑似的な位相整合と周波数応答の改善を図った. はじめに進行波電極モデルを用いた等価回路計算で,メアンダライン電極付きSi PCW 光変調器の設計を行った.その結果,メアンダライン長が0-800 umの範囲で長くなるほど周波数応答が改善することが予測された.またここでは,電極端での信号の反射率が周波数応答に大きく影響するが,反射率が-0.5のときに高周波での応答が大きく改善されることが予測された. このような計算を基に,標準的なCMOS互換プロセスを用いてデバイスを製作した.PCW移相器全体の長さは200 umで,その終端器として抵抗値のオンチップの窒化チタン薄膜抵抗を装荷した.実際のデバイスにおける反射率この抵抗値によって調整が可能である. 製作したデバイスの周波数応答を測定したところ,終端抵抗値50 ohmの通常電極のデバイスでは遮断周波数19 GHzであったのに対して,メアンダライン長が1186 umのとき32 GHzまで改善し,さらに終端抵抗値20 ohmのときには38 GHzに改善した.この値は当初の目標であった40 Gbpsに対しては余裕があったので,50, 56, 64 Gbpsでの変調実験を試みた.このとき駆動電圧は5.2-5.3 V,バイアス電圧は-3 Vとした.いずれのビットレートにおいても,明瞭なアイ開口が観測された.特に50 Gbpsにおけるアイパターン品質は高く,信号対雑音比から10の-9乗台の低い符号誤り率が推定された.
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
1: 当初の計画以上に進展している
理由
現在までに本年度の主要な目標である,ビットレート40 Gbpsにおける変調アイパターンの明瞭化を超えて,さらに高速なビットレート50, 56, 64 Gbpsでの動作と明瞭なアイパターンが観測された.これは研究進捗の概要で述べた通り,スローライトとRF信号の位相不整合を踏まえた理論的な等価回路の構築とそれを反映した精密な設計,製作によるものである.またその理論的な計算結果を裏付ける実験結果が観測され,これまで完全には把握しきれていなかった内部動作が理解されたと言える.これは今後の研究においても重要な知見となる.当初の計画では異なる位相整合方式である分割電極デバイスによる40 Gbpsも目標に掲げていたが,メアンダライン電極とRF信号の反射の制御が優れた変調動作を示したことから,こちらが有望であると判断し,注力した.本年度行った,最もシンプルな変調方式である二値変調特性の改善は,より高度な多値変調時の動作の改善にもつながる.そのため次年度の多値変調の高品質化にとっても,望ましい結果が得られたと考えられる.
|
今後の研究の推進方策 |
本年度はメアンダライン電極の導入とRF反射の制御により,従来の2倍の遮断周波数38 GHzと当初の目標を超えるビットレート50, 56, 64 Gbpsにおける高品質なアイパターンが得られた.来年度は (1) 4値パルス振幅変調 (PAM4) をはじめとした多値化によるビットレートのさらなる向上,(2) より高い群屈折率のスローライトを利用した低電圧化を目指す.(1)の多値変調は同じシンボルレート (ビットレート/1シンボル当たりのビット数のことで,単位はbaud) のOOKよりも広帯域な周波数応答が必要になる.ゆえに今回のオンオフ変調実験で余裕をもって動作可能であった50 Gbaud,もしくはさらに余裕を持たせた約40 GbaudでのPAM4動作を期待する.(2)に関しては,現状用いている群屈折率20の1.5倍である30まで増加させるとともに,それに対してメアンダライン電極を最適化することで,駆動電圧を2/3倍に低減することを見込んでいる.これにより5.2-5.3 Vが約3.5 Vまで低減され,駆動回路への要求性能が緩和できると考えられる.このデバイスはすでに設計済みで,来春中に製作完了が予定されており,納品され次第,実験的な評価を行っていく.
|