集積回路の動作に必要不可欠な高速クロック生成に用いられる発振器の干渉ノイズの影響を理論および数値解析によって初めて明らかにした。特にPLL回路に用いられる発振器の干渉ノイズの影響について、その不安定となる条件を理論的に明らかにし、検証用テストチップの測定結果により理論の妥当性を示した。今回の研究では、単一の発振器への干渉ノイズの影響のほかに、2つの発振器の相互干渉ノイズの影響についても明らかとした。さらに自己干渉ノイズについても理論の妥当性を示した。 さらに、発振器へのノイズの解析に加えて、干渉ノイズの低減についてもテストチップを用いた解析によって実効的な案を提示した。
|