| 研究実績の概要 |
強誘電体の母相であるHfO2をゲート絶縁膜として利用したガラス上4端子poly-Si TFTを作成し、結線によりCMOSインバータを動作させた。Poly-Si薄膜はCLCにより結晶化し、p-chのゲート幅はn-chのゲート幅の３倍に設計した。HfO2からなるトップゲートのCETは30 nmである。また制御ゲートであるボトムゲートの絶縁膜はSiO2=150 nmからなる。4端子動作を表すγ値は、γ（n-ch）=0.21, γ（p-ch）=0.14である。n-ch およびp-chの制御ゲート電圧を-2.0V、-8.0 Vに設定することにより,Vdd=1.0Vにおいて論理閾値電圧0.5V、ゲイン14を実現した。この値は世界トップレベルの性能である。
また負性容量を利用したpoly-Ge TFTの開発に向け、4端子poly-Ge TFTの開発も進めた。Cu を利用した金属誘起結晶化（MIC)、15 nm程度のpoly-Ge (poly-GeSn)膜を利用し、４端子動作に成功するとともにED/EEインバータ動作にも成功した。同時にCu-MICによる結晶化をin-situ TEMにより直接観察した。その結果、Cuナノ粒子の周辺にナノ液滴が形成され、それが固化することにより結晶化されることを世界で初めて明らかにした。
一方、負性容量TFTを実現するための強誘電体HfO2系材料の開発に取り組んだ。シングルターゲットのスパッタリング装置を利用している。低抵抗Si基板に対してスパッタリング法を利用してTiN成膜後、Hf1-xZrxO2の成膜を行い、次にRTAを用いて700, 750, 800℃において30秒の熱処理を行う。700,750℃でのCV特性には強誘電体特性が現れているが、その特性は弱い。これは成膜材料を変えるたびに大気暴露されるため、余分な酸化膜が層間に形成されるためと考えられる。
|
