提案している両方向読み出し方式SOT-RAM(10倍程度のディスターブ低減可能)の実現に向け、材料パラメータ依存性、素子サイズ依存性、及びメモリセルアレー抵抗依存性の検討を行った。いずれの材料パラメータ、素子形状でも提案方式のディスターブ低減を確認できた。また、磁化渦を含む磁化状態解析から、自由層の左右の磁化にスピン流が作用して磁化が磁化渦を挟んで拮抗し合うことでディスターブ低減を行っていることがわかった。更に、アレー構造ではメモリセルの場所によって電流パスの抵抗が異なることの影響を調べた。この結果、1000個程度までは共通の配線に接続しても充分なディスターブ低減を得られることがわかった。
|