| 研究課題/領域番号 |
19K11876
|
|---|
| 研究機関 | 奈良先端科学技術大学院大学 |
|---|
研究代表者 |
木村 睦 奈良先端科学技術大学院大学, 先端科学技術研究科, 客員教授 (60368032)
|
|---|
| 研究分担者 |
中島 康彦 奈良先端科学技術大学院大学, 先端科学技術研究科, 教授 (00314170)
ZHANG Renyuan 奈良先端科学技術大学院大学, 先端科学技術研究科, 准教授 (00709131)
松田 時宜 龍谷大学, 理工学部, 助教 (30389209) [辞退]
羽賀 健一 北陸先端科学技術大学院大学, シングルナノイノベーティブデバイス研究拠点, 研究員 (40751920) [辞退]
徳光 永輔 北陸先端科学技術大学院大学, 先端科学技術研究科, 教授 (10197882)
|
|---|
| 研究期間 (年度) |
2019-04-01 – 2024-03-31
|
| キーワード | アナログデバイス / 局所的学習則 / ニューロモーフィックシステム / スパイキングニューラルネットワーク / メムキャパシタ |
|---|
| 研究実績の概要 |
人工知能は、未来の社会の中心となる技術であるが、サイズと電力が問題である。ニューロモーフィックシステムは、脳の模倣で、コンパクト・低消費電力が期待できる。そこで我々は、超コンパクト・超低パワーのリアルニューロモーフィックシステムの研究を、アーキテクチャ・マテリアル・アルゴリズムの観点から進めている。本研究では、上記の新技術を導入した動作を、シミュレーション・実機で確認し、実用的かつ人間の脳と同様な超コンパクト・超低パワーの汎用人工知能の可能性を検討する。
現在まで、シミュレーションで、アモルファス金属酸化物半導体のメモリスタ・強誘電体キャパシタのメムキャパシタをモデリングし、新規ニューロン・シナプス回路を設計し、ディープ・畳み込み・さらにスパイキングニューラルネットワークを構築し、デバイス・回路特性を意識する学習方法を考案し、Pythonの論理シミュレーション・HSPICEの回路シミュレーションを行い、連想記憶・画像認識の機能をMNIST・CIFAR-10の文字・画像のデータセットで評価した。アナログメモリスタとキャパシタを集積化する動的メムキャパシタでも正確な動作解析に成功した。これで、たとえばMNISTで97%という極めて高い認識成功率を達成した。いっぽう、実機では、3次元積層構造メモリスタ・PZT・BLTアナログメムキャパシタの作製に成功し、クロスポイントアレイなどを用いて動作確認に成功した。
今後は、実機で、2022年度にシミュレーション・設計は完了していて、2023年度に納品されるLSIチップの機能評価を行う。ここでは、100万素子程度の集積化であり、動作確認・消費電力解析などを行う。最後に、大規模化では、大規模の1兆素子程度のニューロモーフィックシステムを想定し、超コンパクト・低パワーの人工知能の実現にむけての可能性も検討し、汎用人工知能としての動作を評価する。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
3: やや遅れている
理由
まず、シミュレーションでは、単一アナログデバイスのであるアモルファス金属酸化物半導体のメモリスタに加え、強誘電体キャパシタのメムキャパシタをモデリングした。印加電圧・電流履歴にコンダクタンス・キャパシタンスが依存するモデルである。そして、これらのモデルを組み込んだ新規ニューロン回路としてパルス発生回路・シナプスとして積和演算回路を設計し、回路特性を意識する学習方法も用いて、ディープ・畳み込み・新型オートエンコーダ＋パーセプトロンなどのニューラルネットワーク構成を構築した。メムキャパシタ・パルス発生回路・積和演算回路の動的挙動も含め正確な動作解析に成功した。MNISTで97%という極めて高い認識成功率を達成し、これは従来の超高性能のコンピュータと複雑なソフトウェアによる人工知能と同程度以上の認識成功率である。
つぎに、実機では、アモルファス金属酸化物のIGZO・GTO・AZOに加えて、強誘電体材料のBLT・PZT・HZO（いずれも我々が研究している高機能材料）で、材料組成・デバイス構造・製造プロセスなどの最適化でスイッチング特性・強誘電体特性などを制御し、メモリスタ・STDPデバイスさらにメムキャパシタとして活用できるものの作製に成功した。シナプス素子だけ個別基板に集積化したクロスポイントチップや、ニューロン素子をLSIに集積化しそのうえにシナプス素子を成膜したLSI積層チップなどを用いて、実機を試作して動作を確認した。特に、3次元積層構造メモリスタ・PZT・BLTアナログメムキャパシタの作製・クロスポイントアレイなどを用いる動作確認については、優れた成果である。これらの結果については、既に様々な研究発表を行っている。
いっぽう、最終的な成果としての、実機ですべての成果を実装するLSIチップの機能評価のみ、2023年度にずれ込んでいて、これが上記の進捗状況の判断の理由である。
|
| 今後の研究の推進方策 |
当初の予定では、抵抗変化素子・メモリスタなどを用いて、実際に半導体技術を用いるASICで、新規ニューロン・シナプス回路を搭載し、LSI積層チップで、文字認識の動作確認を行うことで、本研究は完了するはずであった。しかしながら、これまでの研究で、新たなSTDPデバイス・メムキャパシタ・メモリスタとキャパシタの複合デバイスなどで、さらにハイパフォーマンス・ローパワーのニューロモーフィックシステムが実現できる可能性が見いだされた。そこで、さらに高度な研究のための1年間の補助期間延長を行い、これらの研究を極め、実機による動作検証をすることにした。具体的には、新たなSTDPデバイス・メムキャパシタ・メモリスタとキャパシタの複合デバイスなどを用いて、実際に半導体技術を用いるASICで、新規ニューロン・シナプス回路すなわちパルス遅延回路・チャージポンプ回路を搭載し、局所学習則とともに中規模のニューロモーフィックシステムを構成し、LSI積層チップで、文字認識の動作確認を行う予定とした。この予定は、ほぼ順調に進んだが、実機で、すべての成果を実装するLSIチップは、2022年度にシミュレーション・設計は完了していたが、試作スケジュールの関係もあり、2023年度に納品されることとなった。今後は、このLSIチップの機能評価を行う。ここでは、100万素子程度の集積化であり、動作確認・消費電力解析などを行う。その結果をふまえて、最後に、大規模化では、大規模の1兆素子程度のニューロモーフィックシステムを想定し、超コンパクト・低パワーの人工知能の実現にむけての可能性もアップデートし、汎用人工知能としての動作を評価する。
|
| 次年度使用額が生じた理由 |
実機で、すべての成果を実装するLSIチップは、2022年度にシミュレーション・設計は完了していたが、試作スケジュールの関係もあり、2023年度に納品されることとなった。このため、次年度使用額が生じた。2023年度は、このLSIチップの機能評価を行う。
|
